RIP の革命期

本年第四四半期に、Intel の次世代アーキテクチャ 「コードネーム:Nehalem」を採用した Intel Core i7 が市場に投入されるようだ。第一弾では、4 つのコアと 8MB の全コア共通の L3 キャッシュを搭載するとのこと。また1つのコアで2つのスレッドを処理できるハイパー スレッディングをサポートしているので、4 コア 搭載モデルの場合、8 つのスレッドの同時処理が可能となる。 最近では、シリコンのクロックの高周波数化による高速化の限界点に達しており、CPU メーカー各社は、マルチコア化による高速化を考えている。この流れは、組み込み型コントローラー用 CPU においても同じだ。



しかしながら、RIP (Raster Image Processor) ソフトウエア側からみると、プロセスを複数のスレッドに分け、複数の CPU で処理速度を数倍のレベルに引き上げることは容易なことではない。 RIP の高速化の鍵は、どのように RIP プロセス全体を細分化し、無駄なく CPU ハードウエア リソースを使用できるかにかかっている。さらに、可変(バリアブル)印刷ジョブでは、2,000 - 3,000 PPM を超える RIP 処理速度が要求されており、マルチ RIP による高速化が鍵となる。



このように、印刷デバイスの飛躍的な高速化に対応するため、RIP アーキテクチャの大きな変革の時代に入ったのかもしれない。